(Item 1 from file: 347)

DIALOG(R) File 347: JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

04531944 **Image available** METHOD FOR DEVELOPING SOFTWARE

06-175844 [JP 6175844 PUB. NO.:

June 24, 1994 (19940624) PUBLISHED:

FUJII MASAYASU INVENTOR(s):

APPLICANT(s): MITSUBISHI ELECTRIC CORP [000601] (A Japanese Company or

Corporation), JP (Japan)

04-350363 [JP 92350363] APPL. NO.: December 03, 1992 (19921203) FILED: [5] G06F-009/06; G06F-011/28 INTL CLASS:

45.1 (INFORMATION PROCESSING -- Arithmetic Sequence Units) JAPIO CLASS:

JAPIO KEYWORD: R131 (INFORMATION PROCESSING -- Microcomputers &

Microprocessers)

JOURNAL: Section: P, Section No. 1806, Vol. 18, No. 516, Pg. 20,

September 28, 1994 (19940928)

ABSTRACT

PURPOSE: To improve efficiency for the program development of a CPU board by performing program development for the CPU board, control part test and debugging while using a self compiler at a personal computer, and operating the CPU board while transferring a program to the CPU board after debugging on the personal computer is completed.

CONSTITUTION: A CPU bus 8 of a personal computer 1 is connected to a CPU board 30, and a software on the side of the CPU board 30 is developed by a self compiler 22 of the personal computer 1, transferred to the side of the CPU board 30 and installed. Then, the personal computer 1 generates a program for operating a control part 20 with the self compiler 22. Next, the control part 20 is actually operated by loading the program to a RAM 3 and executing it, and the program is debugged. After debugging is completed, the program is transferred to a board side RAM 32 and executed by a board side CPU 31. On the other hand, the control part 20 can be operated even on the side of the board 30 as well.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平6-175844

(43)公開日 平成6年(1994)6月24日

(51) Int.Cl.⁶

酸別紀号 庁内整理番号 FI

技術表示箇所

G06F 9/06

440 S 9367-5B

11/28

330 A 9290-5B

審査請求 未請求 請求項の数3(全14頁)

(21) 出願番号

(22) 出願日

特顯平4-350363

平成4年(1992)12月3日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 藤井 正泰

神戸市兵庫区和田崎町1丁目1番2号 三

菱電機株式会社制御製作所内


(74)代理人 弁理士 宫圍 純一

(54) 【発明の名称】 ソフトウェアの開発方法

(57)【要約】

【目的】 試験用のサブCPUポードを必要としない で、ソフトウェア開発ができるようにする。

【構成】 パソコン1のCPUパス8をCPUポード3 0 に接続し、パソコン1のセルフコンパイラ22でCP Uポード30個のプログラムのデバッグを行った後CP Uポード30側に転送して、CPUポード30を動作可 能とする。



10

1

【特許請求の範囲】

【競求項1】 CPUを内蔵するCPUポードのソフトウェアの開発において、CPUポードの制御部をパーソナルコンピュータのCPUパスに接続した状態で、パーソナルコンピュータ側のセルフコンパイラで作成した上記制御部プログラムの動作試験及びデバッグをこのパーソナルコンピュータ側で行い、上記CPUポード側のメモリにデバック後の制御部プログラムを転送、インストールし、制御部を動作可能としたことを特徴とするソフトウェアの開発方法。

【請求項2】 CPUを内蔵するCPUポードのソフト ウェアの開発において、CPUポードの制御部をパーソ ナルコンピュータのCPUパスに接続した状態で、パー ソナルコンピュータ側のセルフコンパイラで作成した上 記制御部プログラムの動作試験及びデバッグをこのパー ソナルコンピュータ側で行い、上記CPUポード側のメ モリにデバッグ後の制御部プログラムを転送、インスト ールし、制御部を動作可能として、ソフトウェアを開発 するとともに、この開発時に上記パーソナルコンピュー タのセルフコンパイラにて作成した標準入出力プログラ ムが、ボード側のCPUにて動作できるよう、標準入出 力の疑似回路を設けることで入出力環境をパーソナルコ ンピュータのCPUに合わせ、入力元をCPUパス延長 にて接続したパーソナルコンピュータのキーボードに て、出力先をCPUパス延長にて接続したパーソナルコ ンピュータのディスプレイにすることを特徴とするソフ トウェアの開発方法。

【請求項3】 CPUを内蔵するCPUボードのソフトウェアの開発において、CPUボードの制御部をパーソナルコンピュータのCPUパスに接続した状態で、パー 30 ソナルコンピュータ側のセルフコンパイラで作成した上記制御部プログラムの動作試験及びデパックをこのパーソナルコンピュータ側で行い、上記CPUボード側のメモリにデパッグ後の制御部プログラムを転送、インストールし、制御部を動作可能として、ソフトウェアを開発するとともに、この開発時に上記パーソナルコンピュータのセルフコンパイラにて作成した制御部プログラムを共通バス部におき、制御部からの割込信号をボード側のCPUに入れ、プログラムの割込処理の部分はボード側のCPUが実行し、割込処理以外の通常処理の部分はパ 40 ーソナルコンピュータ側が実行するようにしたことを特徴とするソフトウェアの開発方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、制御部を有するCP Uポードのソフトウェアの開発に関するものである。

[0002]

【従来の技術】図6は例えば特開昭56-132647 号公報に示された従来のソフトウェアの開発方法を説明 するためのCPUボードを示す構成図であり、図におい 50

て、1はパーソナルコンピュータ (以下パソコンと略す)であり、CPU2、RAM3、ROM4、ディスプレイ5、キーポード6、クロスコンパイラ (他のCPUの機械語プログラムをコンパイルして作成するソフトウェア)7、CPUパス8にて構成される。9はサプCPUポードであり、CPU10、CPU制御回路11、パス選択部12、サプ側CPUパス13、パソコン側CPUパス8、共通パス14、接続部15にて構成される。16はテストCPUポードであり、CPU17、RAM18、ROM19、制御部20、CPUパス21にて構成される。

[0003] 次にソフトウェアの開発の手順について説明する。テストCPUポード16から、CPU17を取り外し、代わりに、サブCPUポード9の接続部15をCPUソケットに接続する。パソコン1のクロスコンパイラ7にて作成したテスト側CPU17のブログラムをパス選択部12がパソコン側CPUパス8を選択した状態で、テスト側RAM18に転送する。次に、パス選択部12がサブ側CPUパス13を選択した状態で、サブCPU10に眩プログラムを実行させる。サブCPU10動作中において、パソコン1のキーボード6からの命令は、パソコンCPUパス8に接続されたサブCPU10の実行結果はサブCPU10に伝えられ、サブCPU10の実行結果はサブCPU制御回路11からパソコンCPUパス8に送られ、パソコン1のディスプレイ5に表示される。

[0004]

【発明が解決しようとする課題】従来のソフトウェアの 開発は以上のようになされているので、テストCPUポードのプログラム開発には、専用のクロスコンパイラが 必要で、市販のコンパイラは使えなかった。また、テストCPUポードを試験するためには試験専用のサブCP Uポードが必要である等の問題があった。

【0005】この発明は上記のような課題を解決するためになされたものであり、専用のセルフコンパイラを用いることなく、パソコン用のセルフコンパイラを利用して、ソフトウェア開発ができるようにし、試験用のサブCPUポードを必要としないソフトウェアの開発方法を提供する。

0 [0006]

【課題を解決するための手段】この請求項1の発明に係るソフトウェアの開発方法は、CPUポード30を、パソコン1のCPUパス8をCPUポード30に接続し、パソコン1のセルフコンパイラ22でCPUポード30側のソフトウェアの開発を行い、CPUポード30側に転送、インストールする。

【0007】 請求項2の発明では、上記請求項1の発明において、ボード側CPUパス35に標準入出力の疑似回路を設け、入力元をパソコン1のキーボード6、出力先をパソコン1のディスプレイ5にしたものである。

3

【0008】 請求項3の発明では、上記請求項1の発明において、CPUボード30側の制御部20からの割込信号45をボード側CPU31に入れ、制御部プログラムは共通バス36におき、割込処理44はボード側で、割込以外の通常処理43はパソコン1側で実行するようにしたものである。

[0009]

【作用】 請求項 1 の発明では、パーソナルコンピュータのセルフコンパイラを用いてコンパイルし、オプジェクトプログラムの試験、デバック完了後、CPUポードの 10 メモリにこのデバッグ後の個倒部プログラムを転送して、インストールとし、制御部を動作可能とする。

[0010] 請求項2の発明では、セルフコンパイラでコンパイルして作成された制御部プログラムが、CPUボードで動作する場合、標準入出力は、パソコンのディスプレイとキーボードとなる。

【0011】 請求項3の発明では、パソコン側の通常処理は、ボード側割込処理によりリアルタイムに変化するワークエリアを参照して行う。

[0012]

【実施例】

実施例1.以下、この発明の実施例1を図に基づいて説明する。図1において、22はパソコン1に実装されたセルフコンパイラである。30はCPUポードであり、31のCPU、32のRAM、4のROM、33のパス選択部、20の制御部、35のポード側CPUパス、8のパソコン側CPUパス、36の共通パスで構成される。上配制御部20は、多目的用のインターフェースで、汎用1/O、D1/DO、シリアル1O(通信用モジュール)がある。またセルフコンパイラ22は市販品のもので、後述のprintf関数、scanf関数外に標準入出力用関数、10ct1関数が用意されている。基本的にioct1はメモリ1/Oに対してREAD、メモリ1/Oに対してWRITEを行うだけなので、制御部20はD1/Oインターフェース。2ポートメモリインターフェース等にする必要がある。

【0013】次に動作について説明する。パソコン1にて、セルフコンパイラ22で制御部20を動作させるプログラムを作成する。次に、RAM3にロードし実行させることで制御部20を実際に動作させ、プログラムのデバッグを行う。デバッグ終了後、ボード側RAM32にプログラムを転送し、ボード側CPU31に実行させる。ボード側、パソコン側とで、制御部20に対するプログラム環境はソフトウェア的にもハードウェア的にも同じなので、ボード側においても制御部20を動作させることができる。すなわち、プログラム製造はつぎの手順イ~ホのとおりである。

イ. ソースプログラムの製造、つまり高級書語によるプログラムをアスキーコードでファイル化したものの製造を行う。この製造は、各OS用に用意された、テキスト 50

エディタにて作成キーボード6, CRT5が接続されているパソコン倒で作成する。上記エディタにはMS-DOSではMIFES、UNTXではVIエディタが有名である。

ロ、イでのプログラム完成後、セルフコンパイラ22を 用いてこのソフトをコンパイルして、オブジェクトプロ グラムを製造する。

ハ. このオプジェクトプログラムをRAM3に記憶する。

7 二、パソコン1のCPU2で、RAM3をアクセスしC RT5,キーボード6を用いて制御部20駆動のための 試験及びデバッグ行う。

水、デパッグ完了後、RAM3中のデータをCPU8を 介してRAM32に転送、インストールする。

この場合、CPU31を用いてのデバッグはデバック済 みなので行わなくても良い。パス選択部33の切替え は、ハードウェアスイッチを用いて行う。以上のように セルフコンパイラにて、ソースプログラムをオブジェク トプログラムに変換してパソコン用アプリケーションを 20 作成し、このアプリケーション機械語をRAM3からR AM32に転送しインストールしてCPU31に実行さ せる。ここで、市販のコンパイラは、パソコンのOSシ ステムコールを繰り返し行うことで機能を実現する機械 艇 (オプジェクトプログラム)を作成するものである。 一般的に、CPUポード作る場合は、OSのシステムコ ールはポード専用に作っていた。したがって、パソコン 用コンパイラの作成する機械語のOSシステムコールを 受け付けない。なお、CPU2が文字をCRTに表示す る場合、セルフコンパイラの作成する機械語はOSのシ ステムコールを呼ぶだけである。但し、環境はこのOS のシステムコールのコーリングシーケンス(AHが02 H内部割込ベクタ番号が21Hであるということ)が完 全に同じでなければならない。

【0014】実施例2.以下、この発明の実施例2を図2に基づいて説明する。但し、図2中、図1と同じものは同一符号を用いている。図2において、30はCPUボードであり、31のCPU、32のRAM、4のROM、35のボード側CPUパス、8のパソコン側CPUパス、40の標準出力疑似回路、41の標準入力疑似回路で構成される。標準出力疑似回路40、標準入力疑似回路41は、DO,DIとして機能するもので、具体例は図3に示すとおり周知の回路である。同図からがなように制御は、CRTコントローラ70、キーボードコントローラ71を介して行われる。なお、72はCRTパス、73はキーボードパスである。このようにディスプレイ5とキーボード6との間にCRTコントローラ70、キーボードコントローラ71が有り、これ等が標準出力疑似回路40、標準入力疑似回路41で制御される。

50 【0015】次に動作について説明する。実施例と同様

にパソコン1のセルフコンパイラ22にて作成したデパ ッグ完了後のプログラムをボード側RAM32に転送 し、インストールして、ポード側CPU31に実行させ る。プログラムの標準出力関数(C含語のprintf 関数相当) を実行した場合、ポード側CPU31は標準 出力疑似回路40に結果を出力し、パソコン側CPU2 は、該出力結果をパソコン側CPUパス8経由、ディス プレイ5に表示出力する。また、パソコン側CPU2 は、キーボード6の入力を標準入力疑似回路41に常時 告き込んでいる。プログラムの標準入力関数(C首語の 10 scanf関数相当)を実行した場合、ボード側CPU 31は標準入力疑似回路41をスキャンし取り込む。従 って、CPUポード30で動作中に、パソコン1のディ スプレイ5と、キーボード6を使用して動作確認ができ る。すなわち、標準入力疑似回路41により、キーボー ド6を操作したのと等価な規定のデータをCPU31に 供給してCPU31を駆動させ、標準出力疑似回路40 により結果をパス8を介してディスプレイ5に表示させ ることで、動作を検証可能として、デバッグを容易にす る。標準出力疑似回路40,標準入力疑似回路41を用 20 いれば、キーポード6のパラメータを押すだけで、デバ ッグが可能である。

【0016】実施例3.以下、この発明の実施例3を図に基づいて説明する。図4において、30はCPUボードであり、CPU31、RAM32、ROM4、ボード側CPUパス35、パソコン側CPUパス8、標準出力疑似回路40、標準入力疑似回路41、パス選択部33、制御部20、ボード側CPUパス35、パソコン側CPUパス8、共通パス36、RAM42、通常処理43、割込処理44で構成される。45は制御部20から30ボード側CPU31に入力される割込信号である。

【0017】次に動作について説明する。パソコン1の セルフコンパイラ22にて作成した制御部20のプログ ラムをボード側RAM42にプログラムを転送し、パソ コン側CPU2で制御部20の試験を行う。制御部プロ グラムには、通常処理43と割込処理44がリンクされ 1つのロードモジュールとなっている。制御部20から の割込信号45がポード側CPU31に入っているた め、割込処理部44はポード側CPU31によって実行 される。通常処理43はパソコン側CPU2が実行す 40 る。通常処理43と割込処理44はセルフコンパイラ2 2によりリンクされているため、通常処理43は容易に 割込処理44内ワークエリアを参照することができる。 このように、割込処理はCPUボード側で動作させ、バ ソコンでの制御部試験と組合せることで試験効率をあげ ることができる。このように、本実施例ではCPU31 で割込処理44を実行させ、CPU2で通常処理43を 実行させて、分担を図るものであるが、通常処理(割込 処理以外の処理)43と割込処理44とを明確に分け

て、記憶するための具体的方法は、図5に示す如く周知の割込ベクタに登録することにより行われる。これにより、通常処理では割込処理をCALLしない。割込処理は割込ベクタにアドレス登録され、割込信号がCPU31に入った時、CPU31がジャンプ実行する。

[0018]

【発明の効果】以上のように、簡求項1の発明によれば、パソコンでセルフコンパイラを使用してCPUボード用のプログラム関発、および制御部試験、デパッグを行い、パソコン上でのデパッグ終了後、CPUボードにプログラムを転送し動作させるようにしたので、CPUボードのプログラム開発を効率化できる。

[0019] 請求項2の発明によれば、標準入出力回路を設けて標準入出力プログラムがボード側のCPUで動作できるようにしたので、CPUボードで動作中に、バソコンのディスプレイとキーボードを使用して動作確認ができ、動作確認を容易に行える。

【0020】 請求項3の発明によれば、割込処理は、CPUボード側で動作させ、通常処理はパーソナルコンピュータ側で行なえるようにしたので、パソコンでの制御 部試験と組み合わせることができ、試験効率をさらに上げることができる。

【図面の簡単な説明】

【図1】この発明の実施例1を示すシステム構成図である。

【図2】この発明の実施例2を示すシステム構成図であ *

【図3】第2の実施例の具体例を示す回路図である。

【図4】この発明の実施例3を示すシステム構成図である。


【図5】第3の実施例の具体例を示す説明図である。

[図 6] 従来のソフトウェアの開発方法の一例を示すシステム構成図である。


【符号の説明】

- 1 パソコン
- 5 ディスプレイ
- 6 キーボード
- 8 パソコン側CPUパス
- 20 制御部
- 22 セルフコンパイラ
 - 30 CPUポード
 - 31 ポード側CPU
 - 35 ポード側CPUパス
 - 36 共通パス
 - 40 標準出力疑似回路
 - 4.1 標準入力疑似回路
 - 43 通常処理
 - 44 割込処理
 - 45 割込信号


[図1]




【図2】




【図3】




[図4]



[図5]



[图6]



【手続補正書】

【提出日】平成5年5月20日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0005

【補正方法】変更

【補正内容】

【0005】この発明は上記のような課題を解決するためになされたものであり、専用のクロスコンパイラを用いることなく、パソコン用のセルフコンパイラを利用して、ソフトウェア開発ができるようにし、試験用のサブCPUボードを必要としないソフトウェアの開発方法を提供する。

【手続補正2】

【補正対象審類名】明細書

【補正対象項目名】0006

【補正方法】変更

【補正内容】

[0006]

【課題を解決するための手段】この請求項1の発明に係るソフトウェアの開発方法は、パソコン1のCPUパス8をCPUボード30に接続し、パソコン1のセルフコンパイラ22でCPUボード30側のソフトウェアの開発を行い、CPUボード30側に転送、インストールする。

【手統補正 3】 【補正対象書類名】明細替 【補正対象項目名】0013 【補正方法】変更 【補正内容】

【0013】次に動作について説明する。パソコン1にて、セルフコンパイラ22で制御部20を動作させるプログラムを作成する。次に、RAM3にロードし実行させることで制御部20を実際に動作させ、プログラムのデバッグを行う。デバッグ終了後、ボード側RAM32にプログラムを転送し、ボード側CPU31に実行させる。ボード側、パソコン倒とで、制御部20に対するプログラム環境はソフトウェア的にもハードウェア的にも同じなので、ボード側においても制御部20を動作させることができる。すなわち、プログラム製造はつぎの手順イ~ホのとおりである。

イ・ソースプログラムの製造、つまり高級官語によるプログラムをアスキーコードでファイル化したものの製造を行う。この製造は、各OS用に用意された、テキストエディタにて作成キーボード6, CRT5が接続されているパソコン側で作成する。上記エディタにはMS-DOSではMIFES、UNIXではV1エディタが有名である。

ロ. イでのプログラム完成後、セルフコンパイラ22を 用いてこのソフトをコンパイルして、オブジェクトプロ グラムを製造する。

ハ. このオプジェクトプログラムをRAM3に配像する。

二、パソコン1のCPU2で、RAM3をアクセスしC RT5、キーボード6を用いて制御部20駆動のための 試験及びデバッグ行う。


ホ.デパッグ完了後、RAM3中のデータをCPU8を 介してRAM32に転送、インストールする。

この場合、CPU31を用いてのデバッグはデバック済 みなので行わなくても良い。パス選択部33の切替え は、ハードウェアスイッチを用いて行う。以上のように セルフコンパイラにて、ソースプログラムをオブジェク トプログラムに変換してパソコン用アプリケーションを 作成し、このアプリケーション機械語をRAM3からR AM32に転送しインストールしてCPU31に実行さ せる。ここで、市販のコンパイラは、パソコンのOSシ ステムコールを繰り返し行うことで機能を実現する機械 鯃 (オブジェクトプログラム)を作成するものである。 一般的に、CPUポード作る場合は、OSのシステムコ ールはポード専用に作っていた。したがって、パソコン 用コンパイラの作成する機械節のOSシステムコールを 受け付けない。なお、CPU2が文字をCRTに表示す る場合、セルフコンパイラの作成する機械語はOSのシ ステムコールを呼ぶだけである。但し、環境はこのOS のシステムコールのコーリングシーケンス (OSがMS -DOSであるならば、AHが02H、内部割込ベクタ 番号が21日であるということ) が完全に同じでなけれ ばならない。


【手続補正4】

【補正対象書類名】図面 【補正対象項目名】図2 【補正方法】変更 【補正内容】

[2]2]



【手腕補正5】 【補正対象書類名】図面 【補正対象項目名】図3 【補正方法】変更 【補正内容】 【図3】




【手続補正6】

【補正対象書類名】図面

【補正対象項目名】図4

【補正方法】変更 【補正内容】

【図4】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS

COLOR OR BLACK AND WHITE PHOTOGRAPHS	
GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALIT	'Y
OTHER:	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.